DevOps架构师
DevOps架构师
单栏 · 无照片
soc架构师
个人总结
8年SoC芯片架构与设计经验，主导多款28nm/12nm车规与AIoT芯片从架构定义到量产落地。精通ARM/RISC-V多核架构、总线互联、低功耗与DFT设计，具备完整PPA优化与流片闭环经验。擅长跨部门协同与架构评审，累计支撑芯片出货超2000万颗。
工作经历
上海芯驰半导体科技有限公司
车规芯片Fabless
上海
SoC架构师
SoC架构低功耗设计
2022年9月 - 至今
- 主导车规级MCU SoC架构定义，完成多核异构与总线互联方案，芯片一次流片成功。
- 推动低功耗架构优化，典型场景功耗降低32%，满足AEC-Q100 Grade 1要求。
- 建立架构评审与需求追踪流程，跨团队交付周期缩短约20%。
联芯科技有限公司
集成电路SoC设计
上海
数字IC设计工程师
RTL设计PPA优化
2020年7月 - 2022年8月
- 负责AIoT SoC子系统RTL设计与集成，完成DDR与PCIe模块验证并按时交付。
- 参与28nm芯片PPA优化，面积缩减15%，支撑产品按期量产。
项目经验
12nm AIoT SoC架构设计 - SoC架构负责人
2024年3月 - 2024年5月
- 完成CPU/GPU/NPU异构架构与NoC互联方案，峰值算力提升40%。
- 主导时钟复位与低功耗域划分，待机功耗降低35%，一次流片成功。
车规MCU功能安全架构 - 架构师
2022年12月 - 2023年2月
- 设计满足ISO 26262 ASIL-B的冗余架构与安全监控机制。
- 支撑功能安全认证通过，缩短认证周期约3个月。
技能
SoC架构与系统定义
ARM/RISC-V多核架构
总线互联与NoC设计
低功耗架构设计
RTL设计与集成
PPA优化与流片闭环
功能安全ISO 26262
DFT与可测性设计
Verilog/SystemVerilog
教育背景
东南大学
985双一流
南京
微电子学与固体电子学 硕士
2019年8月 - 2021年5月
研究方向：数字集成电路设计与SoC架构。
西安电子科技大学
211双一流
西安
集成电路设计与集成系统 本科
2016年8月 - 2020年5月
主修数字电路、计算机体系结构与Verilog设计。
证书与认证
集成电路设计工程师（中级） - 工业和信息化部
2019年6月
证明集成电路设计与工程实践能力。
功能安全工程师认证（ASIL） - TÜV南德
2023年9月
证明ISO 26262功能安全开发能力。
荣誉奖项
上海市集成电路行业技术创新奖
公司年度优秀技术骨干
就从这份模板开始
模板会复制到你的账户里，每一句话、每个板块和颜色都能改，改好再下载 PDF。