混合信号芯片测试工程师
混合信号芯片测试工程师
双栏 · 无照片
数字芯片测试工程师
教育背景
华东理工大学
211双一流
微电子学与固体电子学 硕士
上海2017年9月 - 2020年6月
研究方向：数字集成电路测试与可测性设计；相关课程：数字IC测试、DFT、半导体器件物理。
上海理工大学
理工类
电子信息工程 本科
上海2013年9月 - 2017年6月
相关课程：数字电路、模拟电路、信号与系统、C语言程序设计。
技能
Advantest V93000
Teradyne J750
C/C++测试程序开发
Python自动化脚本
DFT/Scan/BIST
ATE量产测试导入
荣誉奖项
校级一等奖学金
集创赛华东区二等奖
优秀毕业生
个人总结
5年数字芯片测试经验，精通Advantest V93000与Teradyne J750平台，熟练开发C/C++测试程序及Python自动化脚本，熟悉DFT/Scan/BIST测试方法。主导多款SoC芯片量产测试导入，累计提升测试效率30%以上，良率稳定在98%以上。具备从测试方案设计到量产维护的完整闭环能力。
工作经历
上海芯测半导体有限公司
上海
芯片设计半导体
数字芯片测试工程师
2022年7月 - 至今
V93000量产测试
- 负责SoC芯片量产测试程序开发，导入V93000平台后单颗测试时间缩短28%，月产能提升约15万颗。
- 优化测试向量与并测方案，将测试成本降低22%，年节约测试费用约120万元。
- 主导测试异常分析与良率提升，推动良率从95.2%提升至98.6%。
上海华虹集成电路有限责任公司
上海
半导体制造集成电路
测试开发工程师
2020年7月 - 2022年6月
J750测试开发
- 负责J750平台测试程序调试与维护，完成3款MCU芯片测试导入，测试覆盖率提升至96%。
- 搭建Python自动化测试数据分析脚本，测试报告生成时间由2小时缩短至15分钟。
项目经验
多核SoC芯片量产测试导入项目
2023年3月 - 2024年8月
测试负责人
- 负责测试方案设计与ATE程序开发，完成Scan/BIST测试向量集成，覆盖率由92%提升至97%。
- 优化并测方案与测试流程，单颗测试时间由8.5秒降至6.1秒，测试效率提升28%。
- 推动量产导入与稳定性验证，连续3个月测试良率稳定在98.5%以上。
测试数据自动化分析平台
2022年8月 - 2023年1月
核心开发
- 基于Python搭建测试数据自动采集与分析平台，覆盖5条测试线，异常定位时间缩短60%。
- 建立测试数据看板与预警机制，测试异常响应由半天缩短至1小时内。
主要成就
良率提升与成本节约
主导SoC芯片量产测试导入，产品良率从96%提升至98.5%，年节约测试成本约80万元。
测试数据分析自动化
开发Python自动化测试数据分析脚本，测试报告生成时间从4小时缩短至30分钟，效率提升87.5%。
测试效率优化
优化ATE测试程序并行测试策略，单芯片测试时间缩短22%，测试产能提升30%。
证书与认证
V93000测试平台认证工程师 - Advantest
2022年9月
证明ATE平台测试程序开发与调试能力。
集成电路测试工程师（中级） - 工业和信息化部
2021年6月
证明集成电路测试理论与工程能力。
其他信息
到岗时间:
可接受短期出差，一个月内到岗。
语言能力:
CET-6，可阅读英文技术文档与测试规范。
普通话等级:
普通话二级甲等。
就从这份模板开始
模板会复制到你的账户里，每一句话、每个板块和颜色都能改，改好再下载 PDF。