资深数字IC验证工程师
资深数字IC验证工程师
单栏 · 有照片
高级数字IC验证工程师
教育背景
西安电子科技大学
211双一流
微电子学与固体电子学 硕士
西安2016年9月 - 2019年6月
研究方向：数字集成电路设计与验证。
西安电子科技大学
211双一流
集成电路设计与集成系统 本科
西安2012年9月 - 2016年6月
相关课程：数字电路、Verilog HDL、计算机体系结构。
技能
SystemVerilog / UVM
VCS / Verdi 仿真调试
PCIe / DDR 协议验证
Python 自动化脚本
形式验证（Formality）
低功耗验证（UPF）
荣誉奖项
国家奖学金
年度优秀员工
志愿服务经历
IC验证技术分享志愿者
上海集成电路行业协会
上海2023年3月 - 至今
- 面向高校学生讲授数字IC验证入门课程，累计授课6场。
课外活动
研究生IC设计兴趣小组
研究生集成电路设计实验室/组长
西安2017年9月 - 2019年5月
- 组织验证方法学学习小组，带领5人完成UVM验证平台搭建。
个人总结
7年数字IC验证经验，专注SoC与高速接口验证，熟练使用UVM、SystemVerilog及VCS/Verdi验证流程。主导PCIe、DDR等复杂IP的验证平台搭建与覆盖率收敛，具备从验证计划到流片签核的完整经验。擅长验证效率提升与团队协作，多次保障项目按期流片。
工作经历
上海芯驰半导体科技有限公司
上海
车规芯片Fabless
高级数字IC验证工程师
2022年4月 - 至今
UVMPCIe
- 负责车规SoC中PCIe控制器IP验证，搭建UVM平台，覆盖率由82%提升至99.5%并一次流片成功。
- 主导DDR子系统验证计划制定与回归收敛，单轮回归时间由6小时压缩至2.5小时。
- 指导2名初级验证工程师，建立代码评审与验证用例复用规范，团队缺陷逃逸率下降30%。
上海澜起微电子有限公司
上海
高速接口上市企业
数字IC验证工程师
2019年7月 - 2022年3月
SystemVerilogDDR
- 承担内存接口芯片DDR4 IP模块级验证，编写定向与随机用例3000余条，功能覆盖率达成100%。
- 参与验证环境自动化脚本开发，将用例生成与报告整理效率提升约40%。
项目经验
车规SoC PCIe Gen4控制器验证
2022年6月 - 2024年6月
验证负责人
- 负责PCIe Gen4控制器链路训练与错误注入验证，构建可复用VIP环境，覆盖率达99%。
- 输出验证报告与签核文档，支撑项目按期通过流片评审。
DDR4内存接口IP验证
2020年3月 - 2021年12月
核心验证工程师
- 搭建DDR子系统UVM验证平台，完成读写时序与低功耗场景验证。
- 通过随机约束优化，将边界场景命中率提升35%。
主要成就
验证平台标准化
建立公司级UVM验证模板与用例库，被3个项目复用，平台搭建周期缩短约40%。
回归效率提升
主导覆盖率收敛专项，将项目整体回归缺陷发现率提升25%，减少后期返工。
证书与认证
集成电路设计工程师（中级） - 工业和信息化部
2021年6月
证明数字集成电路设计与验证能力。
大学英语六级（CET-6） - 教育部考试中心
2020年12月
证明英语可作为工作语言。
语言能力
英语（CET-6）可作为工作语言，可阅读英文技术文档与协议规范
其他信息
到岗时间:
可接受出差，一个月内到岗。
作品集:
可提供个人技术博客与验证平台开源示例。
就从这份模板开始
模板会复制到你的账户里，每一句话、每个板块和颜色都能改，改好再下载 PDF。