物联网嵌入式硬件工程师
物联网嵌入式硬件工程师
单栏 · 有照片
嵌入式硬件架构师
个人总结
8年嵌入式硬件研发经验，专注ARM与RISC-V平台硬件架构设计，主导多款量产级智能终端主控方案落地。精通高速数字电路、电源完整性与EMC设计，熟悉从需求定义到量产导入的全流程。具备跨部门协同与团队技术把关能力，累计支撑产品出货超300万台。
工作经历
深圳智联终端科技有限公司
深圳
智能终端国家级高新技术企业
嵌入式硬件架构师
2021年4月 - 至今
硬件架构设计量产导入
- 主导智能终端主控硬件架构设计，完成3代平台迭代，单板成本下降18%。
- 建立信号完整性与电源完整性仿真规范，一次流片成功率提升至95%。
- 牵头EMC整改与认证，产品一次性通过3C与CE认证，缩短上市周期2个月。
深圳华芯电子股份有限公司
深圳
半导体上市企业
高级硬件工程师
2016年7月 - 2021年3月
ARM平台电源设计
- 负责ARM平台核心板硬件设计，累计支撑5款产品量产，年出货超120万台。
- 优化电源方案与器件选型，整机功耗降低15%，BOM成本下降12%。
项目经验
RISC-V智能终端主控平台开发
2023年3月 - 2024年9月
硬件架构负责人
- 负责RISC-V主控平台硬件架构定义与关键电路设计，完成原理图与PCB评审。
- 主导高速接口信号完整性优化，DDR4误码率降至行业标准以下，项目按期量产。
低功耗物联网网关硬件方案
2022年1月 - 2022年12月
硬件设计负责人
- 设计多路DC-DC电源与低功耗管理方案，待机功耗降低30%。
- 完成EMC预测试与整改，缩短认证周期约6周。
主要成就
平台架构量产落地
主导3代主控平台架构迭代，累计支撑产品出货超300万台。
研发质量体系提升
建立仿真与评审规范，硬件一次成功率由82%提升至95%。
成本优化成效显著
通过器件选型与方案优化，累计降低硬件成本约20%。
证书与认证
嵌入式系统设计师（软考中级） - 工业和信息化部
2020年11月
证明嵌入式系统硬件设计与开发能力。
Cadence Allegro 高速电路设计认证 - Cadence
2019年6月
证明高速电路设计与仿真能力。
教育背景
华中科技大学
985211
电子科学与技术 本科
武汉2012年9月 - 2016年6月
主修模拟电路、数字电路、嵌入式系统设计，毕业设计获校级优秀。
技能
高速数字电路与信号完整性设计
ARM/RISC-V平台硬件架构
电源完整性与DC-DC设计
Cadence Allegro/OrCAD
EMC/EMI整改与认证
硬件成本与量产导入（DFM）
荣誉奖项
公司年度技术创新奖
全国大学生电子设计竞赛省级一等奖
更多嵌入式硬件开发模板
同一职位，不同的版式和写法。点开任意一份即可查看大图。
嵌入式硬件研发工程师
嵌入式硬件研发工程师
单栏 · 有照片
医疗设备嵌入式硬件工程师
医疗设备嵌入式硬件工程师
双栏 · 有照片
汽车电子嵌入式硬件工程师
汽车电子嵌入式硬件工程师
双栏 · 有照片
嵌入式硬件设计工程师
嵌入式硬件设计工程师
单栏 · 无照片
嵌入式硬件开发工程师
嵌入式硬件开发工程师
单栏 · 无照片
通信设备嵌入式硬件工程师
通信设备嵌入式硬件工程师
单栏 · 有照片
嵌入式硬件开发
嵌入式硬件开发
双栏 · 有照片
就从这份模板开始
模板会复制到你的账户里，每一句话、每个板块和颜色都能改，改好再下载 PDF。