通信射频研发工程师
通信射频研发工程师
单栏 · 无照片
通信芯片研发工程师
个人总结
5年通信芯片研发经验，专注射频收发机与基带SoC的架构设计和流片验证，熟悉5G NR物理层链路。主导多款28nm/22nm芯片从规格定义到量产导入，量产良率提升至98%以上。熟练使用Cadence、ADS与MATLAB，具备完整的前后端协同与问题定位能力。
工作经历
紫光展锐（上海）科技有限公司
芯片设计5G通信
上海
通信芯片研发工程师
射频收发机SoC设计
2022年9月 - 至今
- 负责5G NR射频收发机链路设计与仿真，完成28nm芯片流片一次成功，功耗降低15%。
- 主导基带SoC时钟与电源域方案优化，解决量产阶段相位噪声超标问题，良率提升至98%。
- 协同测试与封测团队完成芯片量产导入，单季度出货量突破200万颗。
中兴通讯股份有限公司
通信设备上市公司
深圳
芯片验证工程师
FPGA验证物理层
2020年7月 - 2022年8月
- 搭建基带芯片FPGA原型验证平台，覆盖物理层90%以上功能点，回归测试效率提升40%。
- 定位并修复多起射频前端时序违例问题，缩短芯片调试周期约3周。
项目经验
5G NR多模射频收发芯片研发 - 射频链路负责人
2024年3月 - 2024年5月
- 完成收发机架构选型与链路预算，噪声系数优于竞品2dB，支撑客户送样一次通过。
- 主导版图与封装协同优化，解决杂散超标问题，芯片一次流片成功率达100%。
基带SoC低功耗时钟方案 - 核心设计成员
2022年12月 - 2023年2月
- 设计多时钟域切换与门控方案，待机功耗降低20%，通过量产可靠性验证。
教育背景
东南大学
985双一流
南京
微电子学与固体电子学 硕士
2019年8月 - 2021年5月
研究方向：射频集成电路设计；核心课程：模拟CMOS集成电路、通信原理。
西安电子科技大学
211双一流
西安
电子信息工程 本科
2016年8月 - 2020年5月
主修射频电路、信号与系统，获校级优秀毕业生。
技能
射频收发机设计
Cadence Virtuoso
ADS/HFSS仿真
Verilog/FPGA验证
MATLAB/Simulink建模
5G NR物理层协议
证书与认证
集成电路工程技术人员（中级） - 工业和信息化部
2023年6月
证明集成电路设计与工程实践能力。
CET-6 - 教育部考试中心
2015年12月
具备英文技术文档阅读与沟通能力。
荣誉奖项
中国电子学会科学技术奖三等奖
校级优秀毕业生
就从这份模板开始
模板会复制到你的账户里，每一句话、每个板块和颜色都能改，改好再下载 PDF。