高级模拟版图设计工程师简历模板

• 负责电源管理芯片LDO、DC-DC及Bandgap模块版图设计，完成28nm工艺下6款芯片全流程交付，一次流片成功率100%。
• 主导版图面积与匹配性优化，通过共质心布局与走线重构使关键模块面积缩减12%，寄生参数降低15%。
• 指导2名初级版图工程师，建立模块化版图检查清单，将DRC/LVS返工次数由月均8次降至2次。

• 承担ADC/DAC与基准源电路版图设计，完成40nm与0.18um BCD工艺共9个模块的版图实现与验证。
• 配合电路工程师完成匹配与噪声优化，使ADC有效位数提升0.8bit，模块良率由95%提升至98.5%。
• 参与版图设计规范与PDK检查流程建设，累计输出技术文档10余份，缩短新项目启动周期约2周。

• 负责12bit 100MS/s ADC整体版图规划与关键模块实现，完成电容阵列共质心布局与对称走线设计。
• 通过衬底噪声隔离与电源地网络优化，将SFDR提升6dB，芯片一次流片验证通过并进入量产。
• 主导Calibre DRC/LVS/ERC及后仿寄生提取，版图后仿与实测偏差控制在3%以内。

• 完成LDO与Charge Pump模块版图设计，解决高压器件间距与闩锁风险问题，顺利通过ESD与Latch-up测试。
• 优化功率管布局与金属走线，降低导通电阻约8%，芯片满载温升下降5℃。

研究方向：模拟集成电路设计与版图实现；核心课程：模拟CMOS集成电路设计、半导体器件物理。

主修模拟电子技术、数字电路与半导体物理，GPA专业前15%。