高性能计算DSP开发工程师简历模板

• 负责主动降噪与语音增强算法在Cadence HiFi4 DSP上的移植优化，单帧处理时延由8ms降至4.5ms。
• 主导多核DSP任务划分与内存布局重构，CPU负载下降35%，支撑耳机产品提前两周量产。
• 搭建DSP算法自动化回归测试框架，缺陷回归周期由3天缩短至半天。

• 参与基带信号处理模块开发，基于TI C66x DSP完成FFT与信道估计定点化实现，运算效率提升约30%。
• 使用NEON指令集优化滤波与矩阵运算热点函数，单核吞吐提升25%，通过系统联调验证。
• 编写DSP底层驱动与中断调度代码，支撑3个基站项目按期交付。

• 负责降噪算法在双核HiFi5 DSP上的并行化改造，通过流水线拆分与共享内存优化，实时因子由1.6降至0.7。
• 完成算法定点化与精度评估，在信噪比损失小于0.5dB前提下，运算量减少约45%。
• 输出优化规范文档并培训3名同事，形成团队可复用的DSP性能调优流程。

• 针对车载音频场景重构DSP时钟与电源管理策略，整机音频链路功耗降低约20%。
• 通过指令级优化与数据搬移合并，关键音效算法周期数减少28%，满足车规实时性要求。

研究方向为阵列信号处理与实时算法实现，参与国家自然科学基金项目1项。

主修数字信号处理、通信原理、嵌入式系统等课程，GPA 3.6/4.0。