高级硬件系统工程师
高级硬件系统工程师
双栏 · 有照片
数字电路硬件工程师
教育背景
华中科技大学
985211双一流
电子科学与技术 本科
武汉2017年9月 - 2021年6月
相关课程：数字电路、模拟电路、信号与系统、FPGA设计。
华中科技大学
985211双一流
集成电路工程 硕士
武汉2021年9月 - 2024年6月
研究方向：高速数字接口电路设计与信号完整性分析。
技能
数字电路设计
FPGA开发（Vivado）
Cadence原理图与PCB
信号完整性分析
示波器/逻辑分析仪调试
EMC整改
荣誉奖项
校级一等奖学金
电子设计竞赛省二等奖
志愿服务经历
电子科普志愿者
校电子协会科普志愿队
武汉2022年3月 - 2023年12月
- 为社区青少年讲解基础电子电路知识，累计授课12课时。
课外活动
校电子设计协会
校电子设计协会/技术部部长
武汉2021年10月 - 2023年6月
- 组织FPGA入门培训与板卡调试实践，累计培训学员60余人。
项目经验
千兆以太网交换板卡设计
硬件设计负责人
2022年10月 - 2023年9月
- 负责高速数字接口原理图设计与PCB布局，完成8层板信号完整性仿真与优化。
- 通过端接与叠层调整将关键信号眼图裕量提升20%，样机一次点亮成功。
多通道数据采集FPGA板卡
FPGA硬件工程师
2021年11月 - 2022年6月
- 基于Xilinx FPGA完成多路数据采集与DDR3接口设计，主导时序约束与调试。
- 优化时序收敛方案，将接口误码率降至1E-12以下，满足量产测试要求。
个人总结
4年数字电路硬件设计经验，熟悉FPGA与高速数字电路开发，主导过多款通信与工业控制板卡从原理图到量产的全流程。熟练使用Cadence、Vivado及示波器、逻辑分析仪等调试工具，具备信号完整性与EMC整改能力。曾将单板一次通过率提升至95%，缩短样机调试周期约30%。
工作经历
深圳华芯通信技术有限公司
深圳
通信设备高新技术企业
数字电路硬件工程师
2024年7月 - 至今
FPGA高速数字电路
- 负责通信板卡数字电路原理图设计与器件选型，累计交付6款板卡并全部按期量产。
- 主导高速信号完整性与EMC整改，将单板一次通过率由82%提升至95%。
- 搭建板级调试流程与测试规范，缩短样机调试周期约30%。
武汉锐芯电子科技有限公司
武汉
工业控制专精特新
硬件工程师（实习）
2023年7月 - 2024年5月
原理图设计硬件调试
- 参与工业控制主板数字电路设计，完成电源、时钟与接口电路调试并顺利转产。
- 配合完成EMC认证测试，整改后辐射骚扰余量提升6dB，一次通过认证。
主要成就
提升单板一次通过率
主导信号完整性与EMC整改，单板一次通过率由82%提升至95%。
缩短调试周期
搭建板级调试流程与测试规范，样机调试周期缩短约30%。
EMC认证一次通过
整改后辐射骚扰余量提升6dB，助力产品一次通过EMC认证。
证书与认证
Xilinx FPGA设计工程师认证 - Xilinx
2023年6月
证明FPGA设计与开发能力。
硬件工程师（软考中级） - 工业和信息化部
2022年11月
证明硬件设计与调试专业能力。
其他信息
英语能力:
CET-6，可无障碍阅读英文芯片手册与datasheet。
到岗时间:
可接受出差，两周内到岗。
就从这份模板开始
模板会复制到你的账户里，每一句话、每个板块和颜色都能改，改好再下载 PDF。