PCB Layout高级专家简历模板

• 主导5G基站主控板16层HDI布局布线，优化电源与地平面，EMC一次通过率提升至98%。
• 建立高速信号布线规范与检查清单，团队投板返工率下降35%，交付周期缩短2周。
• 协同硬件与结构团队完成DDR4与PCIe 4.0接口设计，信号眼图裕量提升20%。

• 负责服务器主板8至12层板布局布线，完成30余款产品设计并全部按期量产。
• 优化叠层与阻抗设计，将关键高速链路插损降低15%，一次投板成功率达92%。
• 参与器件库与封装标准建设，减少封装错误导致的改板次数约40%。

• 完成20层高速背板布局布线，支持25G/100G SerDes链路，满足插损与串扰指标。
• 通过平面分割与去耦优化，电源纹波降低30%，整板通过SI/PI仿真验证。

• 主导8层HDI板布局布线，满足车规EMC与散热要求，一次性通过DV测试。
• 优化BGA出线与过孔设计，布线密度提升25%，板面积缩小12%。

相关课程：高频电子线路、信号与系统、电磁场与电磁波。