研发测试主管
研发测试主管
单栏 · 无照片
研究方向:集成电路测试与可测性设计(DFT)。
相关课程:半导体物理、模拟电路、数字电路、集成电路设计。
9年芯片测试经验,其中4年测试团队管理经验,熟悉数字、模拟及混合信号芯片量产测试全流程。精通Advantest V93000与Teradyne UltraFLEX平台,主导多款芯片测试程序开发与测试时间优化,量产良率提升至98%以上。擅长测试团队搭建、跨部门协同与测试成本管控。
主导测试流程优化,量产良率由96.2%提升至98.5%。
从零组建8人测试团队,培养3名骨干工程师独立负责项目。
连续两年测试成本下降超10%,累计节省约440万元。
证明芯片测试方案设计与量产测试能力。
证明质量改进与数据分析能力。
离职状态,可一周内到岗。
可接受短期出差与客户现场支持。
模板会复制到你的账户里,每一句话、每个板块和颜色都能改,改好再下载 PDF。
芯片测试主管
双栏 · A4 · 有照片 · ATS