高级硬件系统工程师
高级硬件系统工程师
双栏 · 有照片
高级硬件开发工程师
个人简历
教育背景
华中科技大学
985211
电子科学与技术 本科
武汉2014年9月 - 2018年6月
主修模拟电路、数字电路、信号与系统、电磁场与微波技术。
华中科技大学
985双一流
微电子学与固体电子学 硕士
武汉2018年9月 - 2021年6月
研究方向为高速接口电路设计与信号完整性，参与实验室电源管理芯片课题。
技能
原理图与PCB设计（Altium Designer/Cadence）
高速数字电路与信号完整性
电源管理与DC-DC设计
EMC/EMI设计与整改
硬件调试与示波器/频谱仪测试
量产导入与DFM/DFT
荣誉奖项
华中科技大学优秀毕业研究生
全国大学生电子设计竞赛省级一等奖
个人总结
8年消费电子与通信设备硬件开发经验，主导过多款量产产品的原理图设计、PCB评审与EMC整改。精通高速数字电路、电源管理与信号完整性分析，熟悉从方案选型到量产导入的全流程。累计推动5款产品按期量产，单板直通率提升至98%以上。
工作经历
深圳智联通信技术有限公司
深圳
通信设备上市公司
高级硬件开发工程师
2021年7月 - 至今
高速数字电路电源管理
- 负责5G小基站主控板硬件开发，完成原理图与8层PCB设计，一次投板成功率100%。
- 主导电源与时钟链路优化，将整机功耗降低12%，并通过EMC认证测试。
- 推动DFM评审与试产问题闭环，量产直通率由92%提升至98.5%。
深圳睿芯电子科技有限公司
深圳
消费电子专精特新
硬件开发工程师
2018年7月 - 2021年6月
原理图设计EMC整改
- 承担智能穿戴主板硬件设计，完成器件选型与原理图设计，缩短开发周期2周。
- 参与EMC整改与可靠性测试，解决辐射超标问题，产品一次性通过认证。
项目经验
5G小基站主控板硬件开发
2023年3月 - 2024年10月
硬件负责人
- 负责主控板高速接口与电源方案设计，完成DDR与PCIe链路仿真优化。
- 通过叠层与走线优化将眼图裕量提升20%，支撑产品按期量产。
智能穿戴低功耗主板项目
2021年9月 - 2022年12月
硬件开发工程师
- 主导低功耗电源架构设计，采用多相DC-DC方案降低待机功耗。
- 完成热设计与EMC验证，整机续航提升15%，通过客户验收。
主要成就
主控板一次投板成功
主导5G小基站主控板硬件开发，一次投板成功并提前两周量产。
整机功耗降低12%
通过电源与时钟链路优化，整机功耗降低12%，通过EMC认证。
量产直通率提升至98.5%
推动DFM评审与试产问题闭环，量产直通率提升至98.5%。
证书与认证
硬件工程师专业技术资格 - 中国电子学会
2023年6月
证明硬件设计与工程实践能力。
Cadence 信号完整性认证 - Cadence
2022年9月
证明信号完整性与电源完整性分析能力。
就从这份模板开始
模板会复制到你的账户里，每一句话、每个板块和颜色都能改，改好再下载 PDF。