电源管理芯片设计工程师
电源管理芯片设计工程师
单栏 · 无照片
集成电路验证工程师
个人总结
5年集成电路验证经验，精通UVM方法与SystemVerilog，主导过SoC级和IP级验证平台搭建。熟悉覆盖率驱动验证流程，独立完成AXI/DDR等复杂协议验证，累计发现并闭环RTL缺陷300余个。具备较强的验证方案设计与问题定位能力，可快速融入芯片前端团队。
工作经历
上海芯驰半导体科技有限公司
上海
车规级芯片集成电路设计
高级验证工程师
2021年7月 - 至今
UVMSoC验证
- 负责车载MCU芯片SoC级验证，基于UVM搭建可复用验证平台，模块覆盖率提升至98%以上。
- 主导AXI总线与DDR控制器协议验证，定位并闭环RTL缺陷120余个，流片前将验证周期缩短15%。
- 编写自动化回归脚本并接入Jenkins，每日回归用例从300条扩充至1200条，回归效率提升3倍。
上海澜起科技有限公司
上海
内存接口芯片上市公司
验证工程师
2019年7月 - 2021年6月
SystemVerilogIP验证
- 参与DDR4内存缓冲芯片IP级验证，独立完成寄存器配置与读写通路用例编写，覆盖率达95%。
- 使用SystemVerilog搭建模块级验证环境，累计提交并跟踪缺陷80余个，缺陷修复率达100%。
项目经验
车规级MCU芯片SoC验证项目
2022年3月 - 2024年10月
验证负责人
- 负责验证方案设计与UVM平台搭建，完成覆盖率收集与收敛，功能覆盖率达99%。
- 与设计团队协同定位跨时钟域问题5处，保障芯片一次流片成功。
DDR4内存缓冲芯片IP验证项目
2019年9月 - 2020年12月
验证工程师
- 独立完成DDR4读写通路的随机化激励与断言检查，发现接口时序缺陷30余个。
- 输出验证报告与回归脚本，使回归测试自动化率提升至90%。
证书与认证
集成电路工程技术人员（中级） - 工业和信息化部
2023年6月
证明数字集成电路设计与验证的专业能力。
嵌入式系统工程师认证 - 中国电子学会
2020年12月
证明嵌入式系统设计与开发能力。
教育背景
复旦大学
985211双一流
微电子学与固体电子学 硕士
上海2016年9月 - 2019年6月
研究方向：数字集成电路设计与验证；主修课程：SoC设计方法学、Verilog HDL、数字信号处理。
西安电子科技大学
211双一流
电子信息工程 本科
西安2012年9月 - 2016年6月
主修课程：模拟电子技术、数字电路、微机原理与接口技术。
技能
UVM验证方法学
SystemVerilog
VCS仿真工具
Verdi波形调试
AXI/APB协议验证
Python脚本开发
荣誉奖项
复旦大学研究生学业奖学金一等奖
全国大学生集成电路创新创业大赛全国二等奖
更多集成电路IC设计模板
同一职位，不同的版式和写法。点开任意一份即可查看大图。
集成电路ic设计
集成电路ic设计
双栏 · 有照片
芯片设计项目经理
芯片设计项目经理
单栏 · 无照片
ASIC设计工程师
ASIC设计工程师
单栏 · 无照片
传感器芯片设计工程师
传感器芯片设计工程师
单栏 · 无照片
图像信号处理芯片设计工程师
图像信号处理芯片设计工程师
单栏 · 无照片
通信芯片设计工程师
通信芯片设计工程师
双栏 · 有照片
存储芯片设计工程师
存储芯片设计工程师
双栏 · 有照片
就从这份模板开始
模板会复制到你的账户里，每一句话、每个板块和颜色都能改，改好再下载 PDF。