集成电路版图设计工程师简历模板

• 负责电源管理芯片中LDO、Bandgap等模拟模块版图设计，完成28nm工艺下6个模块交付，DRC/LVS一次通过率95%。
• 优化关键模块匹配与寄生参数，将LDO输出噪声降低约15%，支撑芯片一次流片成功。
• 与电路设计及工艺团队协作定位版图问题，累计关闭评审问题40余项，缩短版图迭代周期约20%。

• 承担BCD工艺电源类芯片版图设计，独立完成4个模块布局布线，版图面积较初版缩减约10%。
• 使用Calibre完成DRC/LVS/ERC验证并修复问题，保障项目按节点交付，流片零返工。
• 参与版图设计规范与检查清单编写，推动团队验证效率提升约15%。

• 负责芯片整体版图规划与电源模块设计，完成顶层布局及电源走线，面积利用率提升约8%。
• 主导DRC/LVS/天线效应检查与修复，最终验证一次通过，支撑芯片按期流片并量产。
• 输出版图设计文档与匹配规则说明，被团队复用于后续两个项目。

• 针对Bandgap基准源进行匹配布局与共质心设计，将失调电压波动降低约12%。
• 完成寄生参数提取与后仿对比，定位并修复3处关键寄生问题，提升模块稳定性。

相关课程：集成电路设计、半导体器件物理、模拟电路、版图设计基础。