人工智能芯片设计工程师简历模板

• 负责NPU卷积加速器微架构设计与RTL实现，完成7nm芯片流片，峰值算力达256TOPS。
• 主导低功耗时钟门控与电源域划分优化，整体动态功耗降低28%，能效比提升35%。
• 搭建UVM验证平台并完成覆盖率收敛，功能覆盖率由82%提升至99.5%，流片一次成功。

• 参与昇腾系列AI芯片矩阵运算单元设计，完成12nm芯片模块级RTL与综合时序收敛。
• 优化数据通路流水线结构，关键路径延迟缩短18%，模块面积减少12%。
• 配合后端团队完成ECO与签核，芯片一次流片成功并如期量产交付。

• 负责卷积与矩阵乘加速单元微架构设计，支持INT8/FP16混合精度，算力密度提升30%。
• 引入稀疏剪枝硬件加速方案，典型推理负载下能效比提升35%，获客户批量导入。
• 主导DFT与低功耗方案落地，芯片量产良率稳定在95%以上。

• 完成轻量级NPU与DDR控制器集成设计，芯片面积控制在8mm²以内，满足可穿戴场景需求。
• 优化多电压域电源管理策略，待机功耗降低40%，通过客户整机续航验证。

研究方向：数字集成电路设计与低功耗VLSI；核心课程：VLSI设计、计算机体系结构、数字信号处理。

主修模拟与数字电路、半导体物理、Verilog硬件描述语言，GPA专业前15%。