物联网芯片设计工程师简历模板

• 负责BLE SoC基带与低功耗控制模块RTL设计，完成3款芯片流片，一次成功率100%。
• 优化时钟门控与电源域划分方案，芯片动态功耗降低约28%，待机电流降至1.2μA。
• 主导前端设计评审与DFT对接，将后端迭代轮次由5轮压缩至3轮，缩短项目周期约6周。

• 参与Zigbee收发机数字基带设计，完成滤波与同步模块RTL实现并通过FPGA原型验证。
• 搭建UVM验证环境，覆盖率达98%，定位并修复关键时序缺陷20余项。

• 负责基带链路与电源管理模块RTL设计，芯片面积控制在2.1mm²以内，达成产品定义目标。
• 联合验证团队完成全芯片回归测试，流片后功能一次通过，量产良率稳定在95%以上。

• 完成同步与解调模块RTL编码及综合，时序收敛一次通过，工作频率提升至64MHz。
• 配合系统团队完成射频联调，接收灵敏度达到-98dBm，满足协议规范要求。

研究方向：低功耗数字集成电路设计；主修数字IC设计、SoC架构、半导体器件物理。

核心课程：数字电路、模拟电路、Verilog HDL、集成电路工艺。