高速PCB设计工程师
高速PCB设计工程师
单栏 · 无照片
pcb设计工程师
教育背景
武汉理工大学
211双一流
电子信息工程 本科
武汉2015年9月 - 2019年6月
主修课程：模拟电子技术、数字电路、信号完整性分析。
技能
Altium Designer
Cadence Allegro
高速信号完整性仿真
多层板叠层与阻抗设计
EMC/EMI整改
DFM/DFT可制造性设计
个人总结
5年PCB设计经验，熟悉多层板、高速数字与电源完整性设计，熟练使用Altium Designer与Cadence Allegro。主导过工控主板、通信模块等项目的Layout与DFM优化，量产良率稳定在98%以上。具备EMC整改与跨部门协作经验，能独立完成从原理图评审到打样量产的全流程。
工作经历
深圳市联创电子科技有限公司
深圳
消费电子ODM
PCB设计工程师
2022年3月 - 至今
高速数字板Altium Designer
- 负责6层至10层高速主板Layout，完成4个量产项目，一次打样通过率提升至90%。
- 优化电源平面与叠层设计，将关键信号串扰降低约30%，通过EMC认证。
- 与硬件、结构及工厂协同推进DFM评审，缩短打样周期约2周。
东莞市恒信通信设备有限公司
东莞
通信设备硬件制造
PCB Layout工程师
2019年7月 - 2022年2月
Cadence Allegro多层板设计
- 承担通信模块4层板设计与改版，累计交付12款板卡，量产良率稳定在98%。
- 建立元件库与设计规范，减少重复建库工时约40%，降低设计错误率。
项目经验
工控主板高速PCB设计项目
2024年1月 - 2024年8月
PCB设计负责人
- 负责10层高速主板叠层与阻抗设计，完成DDR4与千兆以太网布线。
- 通过仿真优化关键走线，眼图裕量提升约25%，项目按期量产。
通信模块EMC整改项目
2023年2月 - 2023年6月
PCB设计工程师
- 主导通信模块EMC整改，调整地平面与滤波布局，辐射测试一次通过。
- 输出整改规范文档，被团队复用于后续3个项目。
主要成就
打样通过率提升
主导4个量产项目Layout，一次打样通过率由75%提升至90%。
设计规范沉淀
建立团队元件库与设计规范，重复建库工时减少约40%。
荣誉奖项
年度优秀员工
校级一等奖学金
证书与认证
电子设计工程师（PCB方向） - 工业和信息化部
2021年6月
证明电子设计自动化应用能力。
电子设备装接工（中级） - 人力资源和社会保障部
2020年12月
证明电子技术基础与实操能力。
语言能力
英语（CET-4）可阅读英文datasheet与技术文档
更多PCB工程师模板
同一职位，不同的版式和写法。点开任意一份即可查看大图。
PCB Layout专家
PCB Layout专家
双栏 · 有照片
pcb版图工程师
pcb版图工程师
单栏 · 有照片
PCB Layout技术总监
PCB Layout技术总监
单栏 · 有照片
pcb开发工程师
pcb开发工程师
单栏 · 无照片
pcb工程师
pcb工程师
单栏 · 有照片
pcb硬件工程师
pcb硬件工程师
单栏 · 无照片
PCB Layout高级工程师
PCB Layout高级工程师
双栏 · 有照片
就从这份模板开始
模板会复制到你的账户里，每一句话、每个板块和颜色都能改，改好再下载 PDF。