高速信号完整性工程师简历模板

• 负责PCIe 4.0服务器主板SI仿真与优化，完成20+条高速链路建模，眼图余量提升25%。
• 主导USB3.2接口整改，通过TDR与S参数分析定位阻抗不连续点，一次通过USB-IF认证。
• 建立板材与过孔参数库，将仿真迭代周期从5天缩短至2天，支撑3个项目提前量产。

• 完成10G以太网交换机PCB的SI/PI仿真，优化电源分配网络，电源噪声降低40%。
• 参与高速连接器选型与评估，输出5份选型报告，缩短物料导入周期30%。
• 协助建立SI测试规范，培训3名初级工程师，提升团队整体仿真效率。

• 负责PCIe 5.0背板链路仿真，通过均衡优化将插入损耗降低18%，满足规范要求。
• 主导眼图测试与调试，解决串扰问题，使误码率从1E-8降至1E-12以下。
• 输出仿真报告与设计指南，被3个产品线采纳为标准流程。

• 完成USB3.2 Gen2接口的S参数提取与通道仿真，优化走线设计，眼高提升20%。
• 通过TDR定位连接器阻抗突变，调整过孔设计，回波损耗改善15%。

主修信号与系统、电磁场与微波技术、高速数字设计。