高速信号完整性工程师
高速信号完整性工程师
单栏 · 无照片
6年高速混合信号链路设计与信号完整性分析经验,熟悉PCIe 5.0、DDR5、USB3.2等高速接口的通道建模与仿真验证。熟练使用HFSS、ADS、HyperLynx完成S参数提取与眼图分析,主导多个高速板卡项目SI问题定位与优化。具备从原理图评审到量产测试的全流程经验,能独立输出仿真报告与整改方案。
主修课程:电磁场与微波技术、信号与系统、高速电路设计。
证明高速链路仿真与分析能力。
证明电气工程基础理论水平。
在职,一个月内可到岗,可接受短期出差。
CET-6,可阅读英文技术文档与协议规范。
同一职位,不同的版式和写法。点开任意一份即可查看大图。
单栏 · 无照片
单栏 · 无照片
双栏 · 有照片
双栏 · 有照片
单栏 · 无照片
单栏 · 无照片
双栏 · 有照片
双栏 · 无照片
模板会复制到你的账户里,每一句话、每个板块和颜色都能改,改好再下载 PDF。
混合信号完整性工程师
单栏 · A4 · 无照片 · ATS