高速信号完整性工程师
高速信号完整性工程师
单栏 · 无照片
服务器信号完整性工程师
展现专业实力，创造职场价值。
个人总结
5年服务器高速信号完整性工程经验，熟悉PCIe 5.0、DDR5、100G/400G以太网等高速接口的仿真与测试验证。熟练使用HFSS、ADS、Allegro等工具完成通道建模与眼图优化，主导多个平台SI问题定位并推动量产。具备从设计评审到量产导入的全流程闭环能力。
工作经历
深圳华芯服务器科技有限公司
深圳
服务器整机高新技术企业
信号完整性工程师
2021年7月 - 至今
PCIe 5.0DDR5
- 负责双路服务器主板PCIe 5.0与DDR5通道SI仿真，优化走线与过孔设计，眼图裕量提升约25%。
- 主导高速连接器与线缆选型评审，建立通道模型库，缩短新平台SI评估周期约30%。
- 联合硬件与测试团队定位量产阶段信号误码问题，推动3个机型顺利通过客户认证。
深圳市联创通信设备有限公司
深圳
通信设备上市公司
硬件工程师（SI方向）
2020年7月 - 2021年6月
高速互连以太网
- 参与100G/400G以太网背板SI设计与仿真，完成通道插损与串扰优化，满足规范要求。
- 搭建TDR/VNA测试流程并输出测试报告，支撑2款交换机产品完成量产导入。
项目经验
PCIe 5.0 服务器主板通道优化
2023年3月 - 2024年8月
SI负责人
- 针对PCIe 5.0 32GT/s通道进行全链路建模，优化过孔残桩与参考平面，眼高提升约20%。
- 输出设计规范并推广至3个在研平台，减少后期改板次数。
DDR5 内存通道仿真与验证
2022年2月 - 2022年12月
核心成员
- 完成DDR5 5600MT/s拓扑仿真与去耦方案设计，电源噪声降低约15%。
- 联合Layout团队完成布线规则收敛，一次投板通过SI验收。
主要成就
搭建SI仿真规范体系
建立公司级高速通道模型库与仿真规范，被3个产品线复用。
推动机型量产认证
主导量产信号问题定位，帮助机型按期通过客户认证。
证书与认证
高速电路设计工程师认证 - 中国电子学会
2023年6月
证明高速电路设计与仿真能力。
Sigrity 信号完整性分析认证 - Cadence
2022年9月
证明信号完整性与电源完整性分析能力。
语言能力
英语（CET-6）可阅读英文技术文档与规范
教育背景
电子科技大学
985双一流
电子科学与技术 硕士
成都2018年9月 - 2021年6月
研究方向：高速互连信号完整性；主修电磁场与微波技术、高速数字设计。
西安电子科技大学
211双一流
电子信息工程 本科
西安2014年9月 - 2018年6月
主修电路分析、信号与系统、电磁场理论。
技能
HFSS/ADS 通道仿真
PCIe 5.0 / DDR5 SI 验证
Allegro / Sigrity 建模
TDR/VNA 时频域测试
眼图与抖动分析
Python 自动化数据分析
更多信号完整性工程师模板
同一职位，不同的版式和写法。点开任意一份即可查看大图。
数据中心信号完整性工程师
数据中心信号完整性工程师
单栏 · 无照片
消费电子信号完整性工程师
消费电子信号完整性工程师
双栏 · 有照片
混合信号完整性工程师
混合信号完整性工程师
单栏 · 无照片
存储设备信号完整性工程师
存储设备信号完整性工程师
双栏 · 有照片
网络设备信号完整性工程师
网络设备信号完整性工程师
单栏 · 无照片
芯片信号完整性工程师
芯片信号完整性工程师
单栏 · 无照片
工业控制信号完整性工程师
工业控制信号完整性工程师
双栏 · 有照片
就从这份模板开始
模板会复制到你的账户里，每一句话、每个板块和颜色都能改，改好再下载 PDF。