高速信号完整性工程师
高速信号完整性工程师
单栏 · 无照片
模拟信号完整性工程师
个人总结
6年高速数字与模拟信号完整性工程经验，熟悉PCIe 5.0、DDR5、USB3.2等高速接口的通道建模、仿真与测试验证。熟练使用ADS、HFSS、HyperLynx完成S参数提取与眼图分析，主导多个服务器主板SI问题定位与整改。具备从原理图评审到量产测试的全流程闭环能力。
工作经历
深圳华芯通信技术有限公司
深圳
服务器硬件上市公司
高级信号完整性工程师
2022年3月 - 至今
PCIe 5.0DDR5
- 负责PCIe 5.0与DDR5通道的SI仿真与评审，将主板一次通过率由72%提升至91%。
- 主导眼图闭合问题定位，通过优化过孔与参考平面，使插入损耗改善3.2dB。
- 建立SI仿真模板与检查清单，将单板仿真周期由5天缩短至2天。
深圳市联创电子科技有限公司
深圳
消费电子ODM
信号完整性工程师
2019年7月 - 2022年2月
USB3.2TDR测试
- 承担USB3.2与HDMI2.1接口SI设计与测试，累计完成20余款产品量产导入。
- 通过端接与走线优化解决串扰超标问题，使误码率满足1E-12要求。
项目经验
PCIe 5.0服务器主板SI设计与验证
2023年5月 - 2024年8月
SI负责人
- 完成16层服务器主板全通道S参数提取与眼图仿真，识别12处阻抗不连续点。
- 优化后通道裕量提升28%，支撑项目按期通过客户认证。
DDR5内存通道信号完整性优化
2022年6月 - 2023年3月
核心工程师
- 建立DDR5读写眼图测试方案，覆盖速率4800MT/s至6400MT/s。
- 定位并解决时序裕量不足问题，使批量不良率由1.8%降至0.3%。
主要成就
建立SI仿真规范
主导建立公司SI仿真规范，被3个产品线采纳为标准流程。
量产质量保障
累计完成40余款高速接口产品的SI评审与整改，零重大量产事故。
证书与认证
IPC-2251高速设计认证 - IPC国际电子工业联接协会
2021年6月
证明高速数字设计与信号完整性分析能力。
电磁兼容工程师（软考中级） - 工业和信息化部
2020年11月
证明电磁兼容设计与整改能力。
教育背景
电子科技大学
985211双一流
电子科学与技术 硕士
成都2016年9月 - 2019年6月
研究方向：高速互连信号完整性；主修电磁场与微波技术、传输线理论。
西安电子科技大学
211双一流
电子信息工程 本科
西安2012年9月 - 2016年6月
主修电路分析、模拟电子技术、数字电路。
技能
ADS / HFSS 仿真
HyperLynx / Sigrity
S参数与眼图分析
高速通道建模
TDR / VNA 测试
PCB叠层与阻抗设计
PCIe / DDR5 协议
Python 数据处理
Cadence Allegro
荣誉奖项
校级优秀毕业生
全国大学生电子设计竞赛省级一等奖
更多信号完整性工程师模板
同一职位，不同的版式和写法。点开任意一份即可查看大图。
数据中心信号完整性工程师
数据中心信号完整性工程师
单栏 · 无照片
消费电子信号完整性工程师
消费电子信号完整性工程师
双栏 · 有照片
混合信号完整性工程师
混合信号完整性工程师
单栏 · 无照片
存储设备信号完整性工程师
存储设备信号完整性工程师
双栏 · 有照片
网络设备信号完整性工程师
网络设备信号完整性工程师
单栏 · 无照片
芯片信号完整性工程师
芯片信号完整性工程师
单栏 · 无照片
工业控制信号完整性工程师
工业控制信号完整性工程师
双栏 · 有照片
就从这份模板开始
模板会复制到你的账户里，每一句话、每个板块和颜色都能改，改好再下载 PDF。