信号完整性工程师简历模板

• 负责服务器主板PCIe 5.0与DDR5链路信号完整性仿真，完成12层以上PCB叠层与布线优化，眼图余量提升32%。
• 主导USB3.2与SATA接口SI测试方案制定，定位并解决串扰与反射问题，产品一次通过率由85%提升至96%。
• 建立SI仿真与实测对标流程，缩短新项目仿真验证周期约20%，支撑3款主力机型按期量产。

• 承担交换机高速背板信号完整性分析，使用HFSS与Siwave完成S参数提取与通道仿真，识别并优化8处关键阻抗不连续点。
• 参与DDR4内存接口SI/PI联合仿真，优化电源分配网络，将电源噪声峰值降低25%，提升系统稳定性。
• 编写SI设计规范与检查清单，推动硬件团队仿真前置，减少后期改板次数约30%。

• 负责PCIe 5.0 16GT/s链路端到端SI仿真，优化过孔与连接器区域设计，实测眼高提升28%，满足协议规范。
• 建立插损与回损测试基线，完成与仿真结果误差小于10%的对标，缩短问题定位时间约40%。

• 完成DDR5 4800Mbps地址/数据总线SI与PI联合仿真，优化去耦电容布局，电源噪声降低22%。
• 输出布线约束与叠层建议，支撑首版样机内存稳定性测试一次通过。

研究方向：高速互连信号完整性；参与国家自然科学基金项目1项。

主修课程：电磁场与电磁波、信号与系统、高频电子线路。