fpga开发工程师简历模板

• 负责图像采集板卡FPGA逻辑设计，完成MIPI转DDR3缓存链路，帧率由30fps提升至60fps。
• 优化时序约束与流水线结构，使设计在200MHz下稳定收敛，逻辑资源占用降低18%。
• 配合硬件与驱动团队完成板级联调，推动3款产品按期量产，一次通过率提升至99%。

• 参与千兆以太网通信模块开发，实现UDP数据收发与CRC校验，吞吐量达900Mbps。
• 搭建ModelSim仿真验证平台，覆盖率达92%，将模块回归测试周期由3天缩短至1天。
• 编写设计文档与调试手册，支撑新人快速上手，团队交付效率提升约20%。

• 基于Xilinx Kintex-7实现MIPI采集、DDR3缓存与图像滤波流水线，单板支持4路1080P输入。
• 采用乒乓缓存与跨时钟域处理方案，消除图像撕裂问题，端到端延迟控制在8ms以内。
• 完成时序收敛与功耗优化，整板功耗降低15%，方案已应用于客户量产设备。

• 使用Verilog实现MAC层收发与UDP协议栈，配合上位机完成高速数据回传。
• 设计多级FIFO缓冲与流量控制机制，丢包率由0.5%降至0.01%以下。

主修数字电路、信号与系统、FPGA设计与验证；CET-6，普通话二级甲等。