资深fpga开发工程师简历模板

• 主导5G小基站基带FPGA架构设计，完成JESD204B高速接口与数字中频链路开发，单板吞吐提升40%。
• 负责时序收敛与跨时钟域优化，将关键路径违例清零，量产版本一次流片成功率提升至95%。
• 带领3人小组完成从RTL到板级联调的全流程交付，项目周期较计划缩短25%。

• 负责工业视觉采集卡FPGA逻辑开发，实现Camera Link与DDR3缓存控制，帧率稳定达120fps。
• 优化图像预处理流水线，资源占用降低30%，单板成本下降约15%。
• 参与产品EMC整改与量产测试，累计交付超2万台，现场故障率低于0.5%。

• 负责数字下变频与抽取滤波链路FPGA实现，支持4通道100MHz带宽信号实时处理。
• 通过流水线重构与资源共享，逻辑资源降低28%，满足低成本器件选型要求。
• 完成与ADC/DAC联调及实验室指标测试，EVM优于3%，支撑产品通过入网认证。

• 设计多路图像采集与缓存调度逻辑，实现4路Camera Link并行接入与无损切换。
• 优化DDR3读写仲裁机制，带宽利用率提升至85%，解决高帧率下的丢帧问题。

主修数字电路、信号与系统、通信原理；获校级电子设计竞赛二等奖。