FPGA大数据开发工程师简历模板

• 负责大数据采集板卡FPGA逻辑设计，实现4通道10Gbps数据实时解析，单板吞吐提升至40Gbps。
• 优化DDR4多通道缓存与AXI总线调度，将数据搬移时延从8ms降至3ms，支撑实时流式计算场景。
• 主导Vivado时序收敛与板级联调，产品一次上板成功率提升至95%，缩短交付周期约2周。

• 参与数据加速卡FPGA模块开发，完成PCIe Gen3接口与DMA引擎设计，带宽利用率达90%以上。
• 搭建基于Python的自动化回归测试脚本，覆盖80%核心用例，版本验证周期由5天缩短至2天。

• 基于Xilinx UltraScale+设计多通道采集与解析流水线，实现10Gbps数据无损接入与实时过滤。
• 设计DDR4乒乓缓存与AXI-Stream调度架构，端到端处理时延降低60%，CPU占用下降约40%。
• 完成上板调试与长时间稳定性验证，连续运行72小时无丢包，支撑客户流式分析业务上线。

• 完成PCIe Gen3 x8接口与DMA引擎RTL设计，实测带宽达6.4GB/s，满足加速卡数据吞吐需求。
• 配合驱动团队完成软硬联调，定位并解决中断与描述符同步问题，联调周期缩短约1周。

主修数字电路设计、FPGA系统设计、信号与系统；毕业设计为高速数据采集FPGA实现。