FPGA系统开发工程师简历模板

• 负责高速数据采集板卡FPGA架构设计与实现，完成PCIe Gen3 x8接口开发，实测带宽达6.2GB/s，满足客户指标。
• 主导JESD204B多通道同步链路调试，将通道对齐失败率由3%降至0.1%以下，保障量产一致性。
• 优化时序约束与流水线结构，使关键路径Fmax由180MHz提升至250MHz，缩短项目交付周期2周。

• 参与基带信号处理模块开发，完成FIR滤波与FFT算法FPGA实现，资源占用降低25%。
• 搭建基于Vivado的仿真验证环境，编写测试用例300余条，模块级缺陷率下降约30%。

• 设计8通道1GSPS采集FPGA方案，采用DDR4缓存与DMA传输，实现持续写入不丢数。
• 完成板级联调与EMC整改，系统误码率低于1E-12，通过客户验收并小批量交付。

• 基于Zynq实现图像滤波与边缘检测硬件加速，单帧处理时延由15ms降至4ms。
• 与软件团队联调AXI接口，完成驱动对接，方案在3条产线部署应用。

主修数字电路、信号与系统、FPGA设计等课程，GPA 3.6/4.0。