跳到正文
熊猫简历

登录 / 注册

微信扫码、手机号或邮箱验证码登录,新用户自动注册。

FPGA 应用开发工程师简历模板

  • 单栏
  • A4
  • 有照片
  • ATS
上传我的简历

FPGA 应用开发工程师

头像
个人简历

展现专业实力,创造职场价值。

熊帅帅

FPGA应用开发工程师
phone138 0013 8000
city深圳
gender男
job_status在职-考虑机会
intended_city深圳
max_salary20-28K
个人总结

5年FPGA应用开发经验,熟悉Xilinx与Altera平台,精通Verilog/VHDL及Vivado/Quartus全流程开发。主导过高速数据采集、图像处理与工业通信接口项目,具备时序收敛与资源优化实战能力。熟悉Zynq SoC软硬协同设计,能独立完成从需求分析到板级调试的完整交付。

工作经历
深圳市芯联电子科技有限公司
工业电子专精特新
深圳
FPGA应用开发工程师
VerilogXilinx
2022年9月 - 至今
  • 负责工业视觉采集卡FPGA逻辑设计,基于Xilinx Kintex-7实现4路Camera Link采集,单板吞吐提升至1.2GB/s。
  • 主导DDR3缓存与PCIe Gen2 DMA传输链路优化,将上位机图像丢帧率由3%降至0.2%以下。
  • 编写时序约束与跨时钟域处理规范,推动团队代码评审,项目一次流片成功率提升至95%。
广州智控自动化设备有限公司
自动化设备高新技术企业
广州
FPGA开发工程师
AlteraEtherCAT
2020年7月 - 2022年8月
  • 承担伺服驱动器FPGA控制逻辑开发,实现三环控制算法硬件加速,控制周期缩短至50μs。
  • 完成EtherCAT从站IP集成与调试,支持8轴同步,通信抖动控制在1μs以内。
  • 参与板级联调与EMC整改,产品通过CE认证并实现小批量量产。
项目经验
高速图像采集与预处理平台 - FPGA负责人
2023年3月 - 2024年6月
  • 基于Zynq-7000搭建图像采集与预处理链路,实现去噪、边缘检测硬件加速,处理延迟低于5ms。
  • 设计AXI-Stream数据通路与DDR带宽调度方案,1080p@60fps稳定运行,CPU占用下降40%。
多通道高速数据采集系统 - 逻辑设计工程师
2021年4月 - 2022年3月
  • 采用AD9680与JESD204B接口实现4通道1GSPS采样,完成链路对齐与误码率测试。
  • 优化FIFO与存储调度逻辑,连续采集时长由10分钟提升至2小时,满足现场测试需求。
技能
Verilog/VHDL
Vivado/Quartus
时序约束与优化
Zynq SoC软硬协同
高速接口(PCIe/JESD204B)
ModelSim仿真验证
C/C++嵌入式开发
Python脚本自动化
EtherCAT/工业总线
教育背景
华南理工大学
985211双一流
广州
微电子科学与工程 本科
2016年9月 - 2020年6月

主修数字电路、FPGA设计与验证、嵌入式系统;毕业设计基于FPGA实现实时图像滤波。

证书与认证
Xilinx FPGA设计工程师认证 - Xilinx(AMD)
2023年5月

证明Xilinx平台逻辑设计与时序收敛能力。

嵌入式系统设计师(软考中级) - 工业和信息化部
2021年11月

证明嵌入式软硬件系统设计能力。

荣誉奖项
全国大学生集成电路创新创业大赛华南赛区二等奖
公司年度技术创新奖
其他信息
到岗时间:

在职,一个月内可到岗,可接受短期出差。

技术作品:

GitHub开源FPGA图像处理IP核与测试工程。

更多FPGA开发模板

同一职位,不同的版式和写法。点开任意一份即可查看大图。

查看全部 28 份

就从这份模板开始

模板会复制到你的账户里,每一句话、每个板块和颜色都能改,改好再下载 PDF。

上传我的简历