FPGA 算法开发工程师简历模板

• 负责通信基带OFDM收发链路FPGA实现，完成算法定点化与RTL编码，误码率满足3GPP指标要求。
• 主导FFT与信道估计算法硬件加速，采用流水线与并行结构优化，资源占用降低约20%。
• 配合系统团队完成板级联调与上板验证，问题定位周期由3天缩短至1天，保障项目按期流片。

• 参与图像处理算法FPGA加速模块开发，实现中值滤波与边缘检测，帧率提升至120fps。
• 负责时序约束编写与静态时序分析，将关键路径违例清零，模块稳定运行于200MHz。
• 编写测试平台与自动化回归脚本，覆盖率达90%，有效降低后期联调返工成本。

• 完成OFDM调制解调与同步算法定点化及RTL实现，支持100MHz带宽，误码率优于门限0.5dB。
• 针对FFT模块进行并行结构改造，单次运算时延降低35%，满足小基站实时处理需求。
• 主导上板调试与性能复测，输出完整验证报告，支撑产品通过整机联调验收。

• 设计自适应中值滤波与双边滤波硬件架构，单帧处理时延控制在8ms以内。
• 通过流水线与乒乓缓存优化，逻辑资源占用减少约18%，功耗降低12%。

研究方向为数字信号处理与FPGA硬件加速；核心课程：数字信号处理、集成电路设计、通信原理。

核心课程：信号与系统、数字电路、Verilog数字系统设计。