fpga应用开发工程师
fpga应用开发工程师
单栏 · 无照片
航空航天 FPGA 开发工程师
教育背景
西安电子科技大学
211双一流
电子科学与技术 硕士
西安2017年9月 - 2020年6月
研究方向：数字信号处理与FPGA实现；相关课程：数字集成电路设计、通信原理、DSP系统设计。
西安理工大学
省属重点
电子信息工程 本科
西安2013年9月 - 2017年6月
相关课程：数字电路、模拟电路、信号与系统、FPGA设计基础。
技能
Verilog/VHDL RTL设计
Vivado/QuestaSim仿真
Xilinx Zynq/7系列
时序约束与收敛
高速接口(SRIO/Aurora/JESD204B)
DO-254与抗辐照设计
荣誉奖项
国家奖学金（2019年）
校级优秀毕业生（2017年）
个人总结
6年航空航天FPGA开发经验，熟悉Xilinx Zynq-7000与7系列平台，精通Verilog/VHDL RTL设计与时序收敛。主导过星载通信载荷中频处理FPGA开发，具备DO-254流程与抗辐照设计经验。擅长接口协议（Aurora、SRIO、SATA）与高速ADC/DAC数据通路实现。
工作经历
西安航天华迅科技有限公司
西安
军工电子航天载荷
FPGA开发工程师
2020年7月 - 至今
VerilogDO-254
- 负责星载通信载荷中频处理FPGA开发，完成数字下变频与滤波链路的RTL实现，资源占用降低18%。
- 主导DO-254流程文档编写与审查，完成需求追踪矩阵与验证用例，顺利通过第三方适航审查。
- 优化时序约束策略，将关键路径建立时间余量从0.3ns提升至1.1ns，时序收敛效率提升30%。
西安中星测控有限公司
西安
传感器工业电子
FPGA实习生
2019年7月 - 2020年6月
VivadoJESD204B
- 完成高速ADC数据采集FPGA逻辑设计，实现JESD204B接口与DDR3缓存控制，采样速率达1Gsps。
- 参与接口协议栈开发，基于Aurora协议实现板间高速互联，传输带宽提升至3.125Gbps。
项目经验
星载S频段通信载荷中频处理FPGA
2021年3月 - 2023年12月
FPGA开发负责人
- 设计并实现数字下变频、多相滤波与解调链路，资源占用率控制在65%以内，满足星载功耗与散热约束。
- 完成抗辐照加固设计，采用三模冗余与TMR寄存器，单粒子翻转率降低至1e-9/天。
- 配合系统联调，完成与基带单元接口测试，误码率优于1e-7，满足型号任务指标要求。
高速数据采集与实时处理板卡FPGA设计
2022年6月 - 2023年6月
FPGA主要开发者
- 基于Zynq-7000实现多通道ADC数据采集与预处理，实时吞吐率达2.4Gbps，支持在线重配置。
- 优化DDR3存储控制器时序参数，读写带宽提升25%，系统稳定运行通过72小时高低温试验。
研究经历
基于FPGA的星载抗辐照数字信号处理架构研究/研究助理
西安
电子科学与技术学院
2017年9月 - 2020年6月
- 研究星载环境下的FPGA可靠性设计方法，提出基于局部重构的故障恢复策略，恢复时间缩短40%。
- 发表EI会议论文1篇，相关成果应用于实验室合作型号预研项目。
主要成就
DO-254适航审查通过
主导完成星载通信载荷FPGA的DO-254符合性文档与验证，一次性通过第三方适航审查。
资源与时序双优化
通过RTL重构与约束优化，实现资源占用降低18%且关键路径时序余量提升至1.1ns。
抗辐照指标达标
采用TMR加固方案将单粒子翻转率降低至1e-9/天，满足型号任务抗辐照要求。
证书与认证
Xilinx认证FPGA设计工程师（Zynq） - Xilinx
2022年6月
证明Xilinx FPGA设计与开发能力。
军工电子质量体系内审员 - 中国电子质量管理协会
2021年9月
证明军工电子产品质量管理能力。
语言能力
英语（CET-6）可阅读英文技术文档与标准，具备技术沟通能力
更多FPGA开发模板
同一职位，不同的版式和写法。点开任意一份即可查看大图。
FPGA 算法开发工程师
FPGA 算法开发工程师
单栏 · 有照片
FPGA 调试工程师
FPGA 调试工程师
单栏 · 无照片
fpga硬件开发工程师
fpga硬件开发工程师
单栏 · 无照片
资深fpga开发工程师
资深fpga开发工程师
双栏 · 有照片
FPGA 硬件开发工程师
FPGA 硬件开发工程师
双栏 · 无照片
FPGA 后端开发工程师
FPGA 后端开发工程师
单栏 · 无照片
FPGA 前端开发工程师
FPGA 前端开发工程师
单栏 · 无照片
就从这份模板开始
模板会复制到你的账户里，每一句话、每个板块和颜色都能改，改好再下载 PDF。