FPGA 系统开发工程师简历模板

• 负责工业相机图像处理FPGA方案设计，完成DDR3高速缓存与千兆以太网接口开发，链路吞吐提升至900Mbps。
• 主导时序收敛与资源优化，将关键路径延迟降低35%，逻辑资源占用减少18%，支撑产品按期量产。
• 搭建基于UVM的仿真验证环境，模块级覆盖率提升至95%，流片前缺陷率下降约50%。

• 参与通信基带板卡FPGA开发，完成PCIe与SRIO接口逻辑设计，单板数据传输速率达6.25Gbps。
• 负责板级调试与问题定位，累计解决30余项时序与信号完整性问题，产品一次上电成功率提升至98%。

• 设计图像采集、去噪与缩放流水线，采用乒乓缓存架构，单帧处理延迟由12ms降至7ms。
• 完成DDR3控制器与AXI总线互联优化，带宽利用率提升至85%，支撑4K@60fps稳定输出。
• 主导板级联调与EMC整改，产品通过客户验收并实现小批量交付200台。

• 基于Xilinx Kintex-7实现8通道ADC数据采集与实时预处理，采样率达1GSPS。
• 优化跨时钟域同步与FIFO设计，数据丢包率由0.5%降至0.01%以下。

相关课程：数字电路设计、FPGA原理与应用、信号与系统；GPA 3.6/4.0，专业排名前15%。