军事 FPGA 开发工程师简历模板

• 负责雷达信号采集板FPGA逻辑设计，完成JESD204B四通道同步采集，采样率提升至2GSPS，误码率低于1E-12。
• 主导SRIO与Aurora高速接口开发，链路稳定运行于10Gbps，支撑整机联调周期缩短约30%。
• 参与GJB设计评审与文档编写，累计交付3型产品逻辑代码，一次评审通过率100%。

• 承担数字信号处理模块FPGA实现，完成FIR/FFT算法流水线优化，资源占用降低约25%。
• 负责1553B与CAN总线接口逻辑开发，完成与上位机联调测试，问题定位效率提升约40%。

• 基于Xilinx Zynq-7000完成采集、预处理与数据回传全链路逻辑设计，单板吞吐达10Gbps。
• 设计多通道数据对齐与缓存机制，解决通道间偏斜问题，采集数据一致性达99.9%。
• 配合系统联调完成环境试验，产品按期通过定型测试。

• 基于Aurora协议实现板间光纤传输，链路速率6.25Gbps，连续运行72小时无丢包。
• 完成误码统计与链路自恢复逻辑，异常恢复时间由秒级缩短至毫秒级。

研究方向：数字集成电路与FPGA信号处理；核心课程：数字信号处理、可编程逻辑器件设计。

主修数字电路、信号与系统、通信原理，GPA专业前20%。