fpga应用开发工程师
fpga应用开发工程师
单栏 · 无照片
fpga开发
个人总结
4年FPGA开发经验，专注高速接口与图像处理方向，熟练使用Verilog/VHDL及Xilinx、Altera开发工具链。主导过千兆以太网与MIPI图像采集项目，完成时序收敛与资源优化，量产交付稳定。具备从需求分析、RTL设计到板级调试的完整闭环能力。
工作经历
深圳市芯联电子科技有限公司
深圳
半导体专精特新
FPGA开发工程师
2023年4月 - 至今
VerilogVivado
- 负责千兆以太网MAC层RTL设计与调试，完成时序收敛，链路误码率低于1E-12。
- 优化DDR3控制器读写调度逻辑，带宽利用率由62%提升至85%，满足图像缓存需求。
- 搭建ModelSim仿真回归环境，将模块级验证周期从3天缩短至1天。
西安华芯微电子有限公司
西安
集成电路高新技术企业
FPGA开发工程师
2021年7月 - 2023年3月
MIPI时序分析
- 参与MIPI图像采集FPGA方案开发，完成数据通路与帧同步逻辑，支持1080P@60fps。
- 负责板级调试与问题定位，解决跨时钟域亚稳态问题，产品一次流片成功。
项目经验
高清图像采集与处理FPGA平台
2024年2月 - 2024年10月
FPGA开发负责人
- 基于Xilinx Artix-7实现图像实时滤波与缩放，资源占用降低20%，帧率稳定60fps。
- 设计双缓冲DDR读写架构，消除画面撕裂，通过板级长时间稳定性测试。
千兆以太网通信接口开发
2023年5月 - 2023年12月
核心开发工程师
- 完成千兆以太网UDP协议栈RTL实现，支持多路并发收发，吞吐达900Mbps。
- 编写自动化仿真脚本，覆盖率达95%，缩短项目验证周期约30%。
主要成就
带宽利用率提升
主导DDR调度优化，使图像缓存带宽利用率提升23个百分点。
验证流程提效
建立模块级仿真回归流程，验证效率提升约3倍。
证书与认证
嵌入式系统设计师（软考中级） - 工业和信息化部
2022年6月
证明数字电路设计与FPGA开发能力。
Xilinx FPGA设计工程师认证 - Xilinx
2023年9月
证明Xilinx平台开发与调试能力。
熊帅帅
FPGA开发工程师
教育背景
西安电子科技大学
211双一流
微电子科学与工程 本科
西安2017年9月 - 2021年6月
主修数字电路、FPGA设计、信号与系统；毕业设计基于FPGA实现实时图像滤波。
技能
Verilog / VHDL
Xilinx Vivado
时序约束与收敛
高速接口（DDR/以太网）
ModelSim 仿真验证
C / Python 脚本
荣誉奖项
全国大学生集成电路创新创业大赛 二等奖
校级一等奖学金
更多FPGA开发模板
同一职位，不同的版式和写法。点开任意一份即可查看大图。
FPGA 算法开发工程师
FPGA 算法开发工程师
单栏 · 有照片
FPGA 调试工程师
FPGA 调试工程师
单栏 · 无照片
fpga硬件开发工程师
fpga硬件开发工程师
单栏 · 无照片
资深fpga开发工程师
资深fpga开发工程师
双栏 · 有照片
FPGA 硬件开发工程师
FPGA 硬件开发工程师
双栏 · 无照片
航空航天 FPGA 开发工程师
航空航天 FPGA 开发工程师
双栏 · 有照片
FPGA 后端开发工程师
FPGA 后端开发工程师
单栏 · 无照片
就从这份模板开始
模板会复制到你的账户里，每一句话、每个板块和颜色都能改，改好再下载 PDF。