DFT良率提升工程师简历模板

• 负责2颗28nm SoC的DFT向量生成与良率分析，量产良率由92.1%提升至96.5%。
• 建立Scan失效bin分类与良率看板，定位系统性缺陷，测试时间缩短12%。
• 协同封测厂完成失效分析闭环，推动3项测试程序优化并落地量产。

• 负责MBIST与Boundary Scan测试程序开发，覆盖6款量产芯片的测试导入。
• 通过向量优化与测试条件调整，单颗测试成本降低约8%。

• 主导ATPG向量优化与失效bin分析，量产良率由88.4%提升至94.2%。
• 建立良率异常预警机制，问题定位周期由5天缩短至2天。
• 输出良率分析报告12份，支撑客户量产放行评审。

• 搭建Scan链失效自动定位脚本，单次分析耗时由4小时降至40分钟。
• 累计定位系统性缺陷5类，减少无效FA投入约30%。

主修数字集成电路设计、半导体器件与测试技术，GPA 3.6/4.0。