dft工程师
dft工程师
双栏 · 有照片
半导体DFT测试工程师
熊帅帅
半导体DFT测试工程师
教育背景
西安电子科技大学
211双一流
微电子学与固体电子学 硕士
西安2018年9月 - 2021年6月
研究方向：数字集成电路可测性设计；主修数字IC设计、测试与验证方法学。
电子科技大学
985211
电子信息工程 本科
成都2014年9月 - 2018年6月
相关课程：数字电路、模拟电路、Verilog HDL、半导体物理。
技能
DFT架构设计（Scan/MBIST/Boundary Scan）
Tessent / Modus 工具链
ATE测试（Advantest V93000）
Verilog / SystemVerilog
Tcl / Python 脚本自动化
覆盖率分析与测试成本优化
个人总结
5年半导体DFT测试经验，熟悉Scan/MBIST/Boundary Scan全流程，主导过多款SoC芯片DFT架构设计与量产测试导入。熟练使用Tessent、Modus及ATE平台，具备覆盖率提升与测试成本优化实战经验。曾将测试覆盖率提升至98.5%，量产测试时间缩短20%。
工作经历
上海芯测半导体科技有限公司
上海
Fabless设计公司SoC芯片
DFT测试工程师
2021年7月 - 至今
Scan/MBISTATE量产测试
- 负责3款28nm/14nm SoC芯片DFT架构设计，Scan覆盖率由92%提升至98.5%，一次流片成功。
- 搭建Tessent自动化流程，将DFT插入与验证周期由6周压缩至4周，效率提升33%。
- 主导量产测试程序导入ATE平台，测试时间缩短20%，年测试成本节约约120万元。
上海微电子系统有限公司
上海
集成电路设计测试服务
DFT测试工程师（实习）
2020年7月 - 2021年6月
Boundary Scan脚本自动化
- 参与2款MCU芯片Boundary Scan与MBIST设计，完成IEEE 1149.1兼容性验证。
- 编写Tcl自动化脚本完成覆盖率回归，回归时间由3天缩短至1天。
项目经验
28nm车规级SoC芯片DFT设计
2023年3月 - 2024年8月
DFT负责人
- 负责Scan链插入与压缩方案设计，测试数据量降低60%，覆盖率提升至98.5%。
- 协同后端完成时序收敛，DFT相关违例清零，流片一次通过。
14nm AI加速芯片MBIST与量产测试
2022年2月 - 2023年1月
DFT工程师
- 设计MBIST测试方案覆盖SRAM与ROM，故障检测率提升至99%。
- 优化测试向量，量产测试时间缩短20%。
主要成就
DFT流程自动化落地
主导DFT流程自动化建设，团队整体设计周期缩短约30%。
技术贡献奖
连续两年获公司年度技术贡献奖，DFT方案被复用于后续3款芯片。
荣誉奖项
国家奖学金
年度技术贡献奖
证书与认证
集成电路设计工程师（中级） - 工业和信息化部
2022年6月
证明数字集成电路设计与测试专业能力。
大学英语六级（CET-6） - 教育部考试中心
2021年12月
证明英语可作为工作语言。
语言能力
英语CET-6，可阅读英文技术文档并进行技术沟通
更多DFT工程师模板
同一职位，不同的版式和写法。点开任意一份即可查看大图。
DFT架构工程师
DFT架构工程师
单栏 · 有照片
dft设计工程师
dft设计工程师
双栏 · 有照片
DFT自动化测试工程师
DFT自动化测试工程师
单栏 · 无照片
模拟芯片DFT工程师
模拟芯片DFT工程师
单栏 · 无照片
芯片DFT验证工程师
芯片DFT验证工程师
双栏 · 无照片
FPGA DFT工程师
FPGA DFT工程师
双栏 · 有照片
DFT良率提升工程师
DFT良率提升工程师
单栏 · 无照片
就从这份模板开始
模板会复制到你的账户里，每一句话、每个板块和颜色都能改，改好再下载 PDF。