混合信号芯片DFT工程师简历模板

• 负责2颗28nm混合信号SoC的DFT架构设计，完成扫描链、MBIST与边界扫描插入，覆盖率由92%提升至98.5%。
• 主导ADC/DAC模拟IP的测试方案制定与仿真验证，量产测试时间缩短15%，单颗测试成本下降约18%。
• 搭建Tessent自动化脚本流程，将DFT实现周期由3周压缩至10天，支撑项目按期流片。

• 参与40nm电源管理芯片DFT实现，完成扫描链插入与ATPG向量生成，覆盖率达成96%。
• 配合测试团队完成V93000平台向量调试，量产良率由93%提升至97%。

• 负责扫描链规划与MBIST插入，完成12个模拟IP的测试方案设计，覆盖率达成98.5%。
• 编写Tessent自动化脚本，将向量生成与仿真验证效率提升约40%。
• 输出DFT设计规范文档，支撑团队后续项目复用。

• 完成ADC线性度与DAC建立时间测试方案设计，测试精度满足12bit分辨率要求。
• 配合测试团队完成V93000向量调试，量产测试良率稳定在97%以上。

相关课程：数字集成电路设计、模拟集成电路、半导体测试技术。