多媒体芯片数字前端设计师简历模板

• 负责HEVC/AVC视频解码模块RTL设计与SoC集成，支撑4K@60fps量产，面积较初版优化12%。
• 搭建模块级UVM验证环境，覆盖率提升至98%，流片前关键缺陷数量下降约40%。
• 主导低功耗时钟门控与电源域划分方案，实测多媒体子系统动态功耗降低18%。

• 承担图像缩放与色彩处理模块RTL设计，模块面积与功耗均达项目目标并一次通过评审。
• 完成FPGA原型验证与上板调试，缩短系统联调周期约3周。

• 主导解码流水线微架构设计与RTL实现，关键路径时序收敛，工作频率达800MHz。
• 协同验证与后端团队完成时序签核与流片前仿真，量产后首轮流片一次成功。

• 负责显示与图像处理模块的SoC集成及跨时钟域处理，消除潜在亚稳态风险。
• 引入自动化lint与CDC检查流程，问题发现提前至设计阶段，回归效率提升约30%。

研究方向：数字集成电路设计；主修SoC设计方法学、数字信号处理。

主修数字电路、Verilog HDL与SoC基础，成绩专业前15%。