AI芯片数字前端设计师简历模板

• 负责NPU矩阵计算单元与数据搬运模块的RTL设计与优化，实现峰值算力提升18%。
• 主导跨时钟域与低功耗设计，单模块功耗降低12%，按期完成门级网表交付。
• 协同验证与后端团队完成时序收敛，推动模块一次流片成功并通过硅后验证。

• 承担SoC总线互连与DMA模块RTL编码，完成覆盖率98%以上的功能验证。
• 参与综合与时序分析，修复关键路径20余条，使模块频率达到设计目标。

• 负责卷积与向量运算单元微架构设计，单周期吞吐提升20%，满足产品算力指标。
• 主导低功耗时钟门控方案，模块动态功耗下降15%，顺利通过后端签核。
• 配合验证团队完成UVM回归测试，缺陷收敛周期缩短30%。

• 设计多核间NoC路由与仲裁逻辑，端到端延迟降低25%，通过压力测试验证。
• 建立可参数化NoC生成脚本，配置迭代效率提升40%，支撑多个衍生项目复用。

研究方向为数字集成电路设计，相关课程：数字VLSI设计、计算机体系结构、低功耗设计。

主修数字电路、Verilog HDL与SoC设计基础。