数字后端应用工程师简历模板

• 负责28nm/14nm SoC后端物理实现，完成布局布线与时序收敛，单项目交付周期缩短约15%。
• 搭建签核流程自动化脚本，将DRC/LVS检查时间由3天压缩至1天，问题定位效率提升60%。
• 协同前端与封装团队完成多轮迭代，保障3款芯片一次流片成功。

• 承担40nm芯片模块级布局布线与时钟树综合，模块时序违例率降低至2%以内。
• 优化电源规划与IR Drop分析流程，核心区域压降改善约12%，支撑项目按期签核。

• 主导全芯片布局布线与时序收敛，关键路径建立时间余量提升至0.15ns以上。
• 引入自动化脚本完成多场景签核，整体签核周期缩短20%，支撑项目按期流片。

• 完成多电压域电源规划与功耗分析，动态功耗降低约18%。
• 优化时钟树结构，时钟偏差控制在50ps以内，提升整体时序稳定性。

主修课程：数字集成电路设计、半导体物理、EDA技术；GPA 3.6/4.0，专业前15%。