数字后端DFT工程师简历模板

• 负责28nm SoC芯片DFT方案设计，Scan覆盖率达98.5%，测试向量数量压缩约20%。
• 完成MBIST与Boundary Scan集成，定位并修复DFT DRC问题120余项，一次流片成功。
• 搭建DFT自动化脚本流程，回归验证周期由5天缩短至2天。

• 参与16nm项目DFT实现，完成Scan Chain插入与ATPG向量生成，覆盖率达97%。
• 配合测试团队完成硅后调试，测试良率提升约8%，问题闭环率100%。

• 主导Scan/MBIST/Boundary Scan全流程实现，覆盖率98.5%，满足车规级测试要求。
• 优化测试模式功耗与向量规模，测试时间降低约15%，量产测试成本明显下降。

• 完成多电压域Scan插入与ATPG，覆盖率97%，解决跨时钟域测试难题。
• 输出DFT设计规范与检查清单，被团队复用于后续3个项目。

研究方向：数字集成电路设计与测试。

相关课程：数字电路、集成电路设计、半导体物理。