数字后端实现工程师简历模板

• 负责7nm SoC核心模块物理实现，完成布线与时序收敛，signoff一次性通过。
• 优化时钟树与电源网络，模块功耗降低12%，面积缩减8%。
• 主导ECO修复与DRC清理，将迭代周期从5天压缩至3天。

• 参与16nm芯片模块级布局布线，完成时序修复与功耗分析，良率提升5%。
• 编写自动化脚本提升流程效率，回归验证时间缩短20%。

• 负责7nm AI加速芯片核心模块物理实现，完成时序收敛与功耗优化，达成PPA目标。
• 优化时钟树综合方案，skew降低15%，signoff一次性通过。
• 主导低功耗设计流程，动态功耗降低10%。

• 完成16nm通信芯片模块级布局布线，修复时序违例，交付周期缩短20%。
• 编写Tcl自动化脚本，提升流程效率30%。

主修课程：数字集成电路设计、半导体物理、EDA技术；GPA 3.6/4.0。