fpga测试设计工程师简历模板

• 负责高速SerDes接口FPGA测试方案设计，搭建自动化测试平台，用例覆盖率达95%，回归测试周期由5天缩短至2天。
• 主导图像处理模块FPGA验证，编写Verilog测试激励与断言，累计检出缺陷120余个，流片前关键缺陷清零。
• 制定量产测试规范并对接封测厂，推动3款芯片测试良率由92%提升至98%。

• 承担通信基带FPGA模块的功能验证，基于ModelSim搭建仿真环境，完成200余条测试用例编写与调试。
• 使用逻辑分析仪与示波器定位时序问题，协助设计团队解决跨时钟域缺陷15项，项目按期交付。

• 设计基于Python与Tcl的自动化测试框架，集成Vivado仿真与板级测试，单轮回归效率提升60%。
• 建立误码率与眼图测试规范，覆盖10G/25G速率场景，输出测试报告支撑客户验收。

• 编写SystemVerilog测试激励与覆盖率收集脚本，功能覆盖率由78%提升至96%。
• 定位并推动修复图像缓存溢出问题，模块一次通过率提升至100%。

主修课程：数字电路设计、FPGA原理与应用、集成电路测试技术。