fpga高级工程师简历模板

• 主导4K图像处理平台FPGA架构设计，完成DDR4与PCIe Gen3接口开发，单板吞吐提升至12Gbps。
• 优化关键路径与时序约束，将最高工作频率由200MHz提升至300MHz，链路延迟降低40%。
• 带领3人小组完成板级联调与量产导入，累计交付超5万套，产品一次流片成功率100%。

• 负责千兆以太网与SRIO高速接口FPGA逻辑开发，完成UDP协议栈实现，误码率低于1E-12。
• 搭建基于SystemVerilog的仿真验证环境，模块级覆盖率提升至95%，回归测试周期缩短50%。
• 参与两款工业控制板卡开发并顺利量产，客户现场问题响应平均缩短至24小时内。

• 设计多路视频采集与缩放流水线架构，采用乒乓缓存与流水线并行，实现4K@60fps实时处理。
• 完成DDR4带宽调度与AXI总线优化，带宽利用率提升35%，系统功耗降低约15%。

• 独立完成MAC层与UDP协议栈逻辑设计，支持多路并发通信，长时间压测零丢包。
• 配合硬件完成信号完整性与眼图测试，板卡一次通过EMC认证，缩短项目周期约1个月。

主修数字电路设计、FPGA原理与应用、信号与系统等课程。