雷达信号处理FPGA工程师简历模板

• 负责某型相控阵雷达数字波束形成模块FPGA设计，实现16通道DBF，资源占用降低18%。
• 完成脉冲压缩与CFAR检测算法定点化及RTL实现，处理延迟由12us优化至7us。
• 主导JESD204B接口调试，解决多通道同步问题，误码率降至1e-12以下。

• 承担基带信号采集与DDR3缓存控制逻辑开发，实现2Gbps持续写入带宽。
• 参与雷达回波模拟器项目，完成多目标回波生成模块，支持8目标并行输出。
• 编写测试激励与自动化回归脚本，模块验证覆盖率提升至95%。

• 基于Xilinx Kintex UltraScale完成16通道DBF权值计算与加权求和，满足实时性要求。
• 采用流水线与并行结构优化时序，主频提升至250MHz，逻辑资源节省18%。
• 完成板级联调与暗室测试，波束指向误差小于0.5度。

• 实现线性调频信号生成与多普勒调制，支持8目标并行回波输出。
• 设计DDR3乒乓缓存架构，保证2Gbps数据吞吐与连续输出不丢帧。

研究方向：雷达信号处理与FPGA实现；核心课程：数字信号处理、雷达系统、FPGA设计。

主修数字电路、信号与系统、通信原理，GPA 3.6/4.0。