fpga逻辑开发工程师
fpga逻辑开发工程师
单栏 · 无照片
fpga软件研发工程师
教育背景
电子科技大学
985211双一流
微电子科学与工程 本科
成都2016年8月 - 2020年5月
主修数字电路、FPGA设计与验证、嵌入式系统。
技能
Verilog / VHDL
Xilinx Vivado
C / C++ 嵌入式开发
时序约束与优化
Zynq SoC 软硬协同
示波器 / 逻辑分析仪调试
荣誉奖项
全国大学生集成电路创新创业大赛二等奖
校级优秀毕业生
个人总结
5年FPGA逻辑与嵌入式软件研发经验，熟悉Xilinx Zynq/UltraScale平台开发流程，精通Verilog/VHDL与C/C++协同设计。主导过高速采集、图像预处理和通信基带项目，具备时序收敛与资源优化实战能力，量产项目交付周期平均缩短20%。
工作经历
深圳市锐芯电子科技有限公司
深圳
集成电路专精特新
FPGA软件研发工程师
2022年9月 - 至今
FPGA逻辑设计Zynq SoC
- 负责高速数据采集卡FPGA逻辑设计，实现4通道1GSPS采样，采样精度提升15%。
- 主导Zynq平台软硬协同优化，将图像预处理延迟从8ms降至5ms，满足产线实时要求。
- 编写时序约束与验证脚本，使关键模块时序收敛一次通过率由70%提升至95%。
广州辰星通信技术有限公司
广州
通信设备国家高新技术企业
FPGA开发工程师
2020年7月 - 2022年8月
Verilog基带信号处理
- 参与通信基带FPGA模块开发，完成信道编解码与滤波链路，误码率满足协议要求。
- 优化DDR3接口控制器资源占用，逻辑资源使用率降低18%，支撑项目按期流片。
项目经验
多通道高速采集与实时处理平台
2024年3月 - 2024年5月
FPGA负责人
- 基于Xilinx Kintex-7搭建采集与预处理链路，实现4通道同步采集与千兆以太网回传。
- 设计流水线架构与乒乓缓存，吞吐量提升40%，连续运行72小时无丢包。
Zynq图像预处理加速模块
2022年12月 - 2023年2月
逻辑与驱动开发
- 在Zynq-7000上实现图像去噪与缩放IP核，配合Linux驱动完成软硬协同部署。
- 单帧处理耗时由12ms降至6ms，已在客户工业相机产品中批量应用。
研究经历
基于FPGA的高速信号采集与滤波算法实现/研究助理
成都
微电子学院
2020年1月 - 2020年6月
- 完成多相滤波器FPGA实现与资源评估，采样率满足课题指标要求。
- 撰写实验报告并参与校级科研项目结题答辩，获导师好评。
其他信息
到岗时间:
离职状态，一周内可到岗，可接受短期出差。
代码与作品:
GitHub 维护FPGA开源模块与验证脚本，可提供项目细节说明。
证书与认证
全国计算机技术与软件专业技术资格（嵌入式系统设计师） - 工业和信息化部
2020年11月
证明嵌入式系统设计与开发能力。
Xilinx Certified Associate FPGA Design - Xilinx（AMD）
2022年6月
证明FPGA设计工具与流程能力。
更多FPGA工程师模板
同一职位，不同的版式和写法。点开任意一份即可查看大图。
fpga验证工程师
fpga验证工程师
单栏 · 无照片
fpga初级开发工程师
fpga初级开发工程师
双栏 · 有照片
fpga测试工程师
fpga测试工程师
双栏 · 有照片
fpga高级工程师
fpga高级工程师
单栏 · 无照片
雷达信号处理FPGA工程师
雷达信号处理FPGA工程师
单栏 · 有照片
fpga研发工程师
fpga研发工程师
双栏 · 有照片
航空航天FPGA工程师
航空航天FPGA工程师
双栏 · 有照片
就从这份模板开始
模板会复制到你的账户里，每一句话、每个板块和颜色都能改，改好再下载 PDF。