通信FPGA工程师简历模板

• 负责5G基站DU上行物理层FPGA设计，完成信道估计与均衡模块，单载波资源占用降低18%。
• 主导高速SerDes接口调试与眼图优化，将链路误码率降至1E-12以下，支撑整机通过入网测试。
• 建立模块级仿真与回归测试流程，版本迭代缺陷率下降约25%，缩短交付周期两周。

• 参与光传输设备成帧与映射逻辑开发，完成OTN支路盘FPGA设计并一次性流片验证通过。
• 优化跨时钟域处理与FIFO架构，将数据通路吞吐提升约20%，满足客户带宽升级需求。

• 负责上行链路FFT、信道估计与MIMO检测的FPGA架构设计与RTL实现，支持4载波并行处理。
• 通过流水线与资源共享优化，基带处理时延降低30%，逻辑资源节省约15%。
• 完成板级联调与量产问题定位，项目按期通过运营商外场测试。

• 完成25G SerDes收发链路配置与均衡参数调优，解决长时间运行误码问题。
• 输出调试规范与问题库，团队同类问题定位时间缩短约40%。

相关课程：数字信号处理、通信原理、FPGA设计与应用。